DDR设计

AT91SAM9G25 DDR2布线规则

1. 首先，DDR离CPU越近越好。很长的走线会增加信号的上升时间和下降时间。CPU发起的信号建立时间也会因为走线长度的增加而减小
2. 保证DDR的时钟和控制线越短越好
3. 保证DDR的地址和数据线越短越好
4. 对于工作在133MHz的DDR2，线上的阻抗匹配是必须的。10－30Ω的串联电阻可以放置在所有的转换信号以限制过流。这个电阻需要靠近CPU放置。是否需要终端电阻以及它的特性最好使用仿真来决定，使用IBIS模型和特定的PCB layout。在SAM9G25上，采用的是27Ω的串联电阻。
5. 为支持最大速度，必须遵守合理的DDR2负载。对于高速操作，地址线和数据线的最大负载不能超过30pF，SDCK和#SDCK为10pF。用户必须考虑接在不同总线上的所有器件，来计算系统的总负载。

MPC8315 DDR2布线规则

1. 建议的布线顺序：1) DATA, 2) Address/Command, 3) Control, 4) Clocks, 5) Power
2. 阻抗匹配
   • 单端阻抗 ＝ 50 – 60Ω（MDQ, MDM, Address, Command, Control）
   • 差分阻抗 ＝ 100 – 120Ω（MDQS, #MDQS）

参考

• ATMEL: Implementation of DDR2 on AT91SAM9G45 Devices
• Freescale: Comparison of DDRx and SDRAM
• Micron: DDR2 (Point-to-Point) Package Sizes and Layout Basics